据openEuler发布，RISC-VSIG近期取得重要成果，成功在算能SG2042(EVB)服务器板卡上成功适配openEuler操作系统。

RISC-VSIG宣布成功将openEuler操作系统适配至SG2042(EVB)服务器板卡。SG2042硬件特性包括120W功耗、64个RISC-V内核、2GHz主频、大容量Cache、PCIeGen4接口和DDR4内存等。openEulerRISC-V基于openEuler22.03LTS版本和最新的23.03创新版本，分别制作了SG2042板卡的体验镜像，集成openEuler的基础功能，采用最新的厂商固件和内核分支。经过测试，基础系统、有线网络、USB接口、PCIE等组件已可流畅使用，HDMI可正常显示。作为服务器板卡，RISC-VSIG正积极探索其适用于不同场景的云原生应用，预计不久后，SG2042将作为先行服务器板卡，广泛应用于服务器领域。

附上算能SG2042RISC-V镜像下载地址：点此链接。

RISC-VSIG计划将SG2042服务器板卡与OBS（OpenBuildService）相结合，充分利用其性能优势，加快RISC-V软件包的构建进程，为软硬件生态体系的完善奠定基础。目前，OERVOBS（OpenBuildService）构建openEulerPackages的主要方法是qemuuser和qemusystem的混合方式，这也是大部分RISC-V发行版采用的构建策略。相较于system模式，user模式的性能普遍要高出5倍以上，而SG2042的本地构建方式相较于qemuuser模式又具有显著的速度优势。RISC-VSIG将SG2042服务器板卡接入OERVOBS进行构建测试，在小型软件包构建方面，如coreutils，SG2042可实现6倍以上的加速，仅需300多秒完成一次构建，速度可媲美原生AArch64和x86_64架构。对于大型软件包的构建，加速效果更为显著。例如，常见的glibc和LLVM通常在普通的qemuuser环境中需要1至2天才能完成构建，而SG2042可将此过程缩短至2小时以内。对于像LibreOffice这样的大型应用，SG2042可将原本在qemuuser环境中需耗费3天左右的构建时间缩短至3小时左右，大幅减少构建时长。

具体数据对比可参考上图，需要说明的是，所展示的时间数据(单位s)来自于OERVOBS的最佳构建结果，即时间越少构建越快。实际使用中，由于服务器构建包数量的影响，本对比仅作为使用角度的差异参考，并非严格控制变量的性能评测。

当前，基于SG2042的openEulerRISC-V操作系统在GPU适配及云原生应用方面尚有优化空间，需进一步丰富SG2042作为PC服务器的生态环境，并提高部分软件包构建和应用的稳定性。此外，RISC-VSIG将利用RISC-V向量扩展指令（RVV0.7）的支持，使用RVV0.7GCC构建整个系统，发掘更多性能潜力。为实现这一目标，RISC-VSIG将与中科院软件所RuyiSDK团队合作，共同优化科学运算软件应用。

未经允许不得转载：头条资讯网_今日热点_娱乐才是你关心的时事新闻 » risc-vsig成功适配openeuler操作系统