IT之家4月27日消息，美国当地时间4月26日，台积电在美国加州圣塔克拉拉市举办北美技术论坛，公布了其3nm工艺的最新进展和路线图。其中，最引人关注的是N3X工艺，将在2025年投入量产，为高性能计算（HPC）领域提供最强的芯片制造能力。

据IT之家从台积电官方获悉，台积电的3nm工艺家族包括四个版本，分别是基础的N3、成本优化的N3E、性能提升的N3P和高压耐受的N3X。其中，N3E和N3P都是基于N3的光学缩小版，可以降低复杂度和成本，同时提高性能和晶体管密度。而N3X则是专为HPC领域设计的工艺，可以支持更高的电压和频率，从而实现更强的计算能力。

根据台积电的数据，与5nm工艺相比，N3E可以在相同频率下降低32%的功耗，或者在相同功耗下提高18%的性能。而相较于N3E，N3P则可以在相同功耗下提高5%的性能，或者在相同频率下降低5%~10%的功耗。同时，N3P还可以将晶体管密度提高4%，达到1.7倍于5nm工艺的水平。

而N3X则是台积电3nm工艺家族中最强悍的版本，它可以在相同功耗下比N3P提高5%的性能，达到1.2伏特以上的电压水平。这对于一个3nm级别的工艺来说是非常极端的，也意味着会有很高的功耗和发热问题。因此，这个工艺只适合用于HPC级需要极致性能的处理器，并且需要芯片设计者采取有效的措施来控制温度和功耗。

台积电表示，N3E将在2023年下半年开始量产，而N3P和N3X则分别在2024年下半年和2025年投入量产。这些工艺都将采用FinFET结构，也就是金属氧化物半导体场效应晶体管（MOSFET）结构。这种结构已经被台积电使用了多年，并且有着成熟和稳定的特点。

不过，在2nm级别以下，台积电将采用新型的GAAFET结构，也就是门全包围场效应晶体管（Gate-All-AroundFET）结构。这种结构可以进一步提高晶体管密度和性能，并且降低功耗和泄漏。台积电称，2纳米制程在良品率和元件效能进展良好，将如期于2025年量产。台积电介绍称，相较于N3E制程技术，2纳米在相同功耗下，速度最快将可增加15%；在相同速度下，功耗最多可降低30%，同时晶片密度增加逾15%。

未经允许不得转载：头条资讯网_今日热点_娱乐才是你关心的时事新闻 » 台积电：2nm制程2025年量产 N3P2024年下半年量产